

# 基于 DDS 的大功率变频标准源全数字化控制系统设计

摘要: 变频技术的发展迫切需要大功率变频标准源, 本文给出了一种基于 DDS 芯片 AD9953 和 Cortex-M3 内核微处理器芯片 STM32F107 的大功率变频标准源全数字化控制系统的设计方案。重点介绍正弦波信号发生电路、DDS 输出滤波器电路和微处理器及外围电路的设计, 并根据变频标准源的设计指标给出了这些电路的各项关键设计参数。测试结果表明, 该设计方案可以满足大功率变频标准源的要求。

关键词: 变频技术, 标准源, 直接频率合成技术

和相位, 以保证电压和电流输出信号的稳定。

## 0. 引言

功率标准源是产生标准电压、电流、频率和功率信号用以校准电压、电流、频率和功率传感器及仪表的标准级计量装置。近年来, 随着电力电子技术、自动控制和微电子技术的发展, 交流变频调速技术的应用日益广泛。传统的功率标准源都是针对工频 50Hz 而设计, 采用模拟技术输出能力有限, 电压输出一般在 1kV 以下, 电流输出一般在 100A 以下, 功率因数一般在 0.2 以上, 输出量程过小、频率范围过窄已经严重制约了电能计量的发展。为了适应变频技术的发展, 亟需研制大功率变频标准功率源。

图 1 是大功率标准变频源的结构框图, 其中控制系统的作用是根据用户的设定, 产生一定幅度、频率和相位的两路正弦波, 分别驱动两套功率放大装置, 作为电压和电流信号输出; 同时, 控制系统还要根据传感器的反馈, 主动控制两路正弦波的频率、幅度




图 1 大功率标准变频源结构框图

在大功率数字变频标准源中, 控制系统是大功率数字变频源的核心部分之一, 是变频源中的“源”, 其稳定性和控制精度直接影响着变频源的稳定性, 因此要对控制系统的电路进行精心设计, 才能保证变频源的性能。

控制系统采用全数字化电路技术实现, 由正弦波信号发生、信号滤波及放大、中央处理器、对外接口和电源这几部分电路组成, 图 2 是全数字化控制系统的电路原理框图。本文将重点介绍全数字化控制系统各部分的设计方法。




图 2 全数字化控制系统的电路原理框图

## 1. 正弦波信号发生电路

正弦波信号发生电路是变频功率源控制系统的核心，其性能好坏直接决定了功率源输出波形的品质。相对于其他正弦波产生技术，直接数字频率合成技术具有频率稳定度高、频率分辨率高、频率转换时间短、相位可连续变化的优点，十分适合作为变频信号源使用，因此大功率数字变频源中，采用 DDS 芯片作为正弦信号发生器。

### 1) DDS 芯片 AD9953

目前 DDS 芯片的生产商主要集中在 ADI、

QualComm、Sciteg 等几个公司，其中 ADI 公司的 DDS 芯片应用最为广泛，是目前的主流。在数字变频源中，选用两片 ADI 公司的 AD9953 芯片分别作为电压源和电流源的正弦信号发生器。图 3 是 DDS 部分的电路原理图。

AD9953 内部有一个 14 位 DAC，最高转换频率可达 400 MSPS，可以产生频率高达 200MHz 的正弦波；AD9953 的频率调整字高达 32 位，可以提供极高的频率调整分辨率；AD9953 具有不小于 80dB 的无杂散动态范围（在 160MHz 输出时）和不大于 -120dB/Hz 的相位噪声。




图 3 DDS 部分电路原理图

## 2) DDS 输出频率范围及分辨率

由于 AD9953 频率调节字的字长为 32 位，因此其输出频率为

$$f_o = (FTW)(f_s)/2^{32}, 0 \leq FTW \leq 2^{31}$$

$$f_o = f_s \times (1 - (FTW/2^{32}))$$

$$2^{31} < FTW < 2^{32} - 1$$

其中， $f_o$  为输出频率， $FTW$  为写入到 AD9953 的频率调节字， $f_s$  为系统频率。由此可见，输出频率的最小分辨率为：

$$\Delta f_{o\min} = f_s/2^{32}$$

由于变频源的频率分辨率要求小于 0.01Hz，即

$$\Delta f_{o\min} = f_s/2^{32} < 0.01Hz$$

$$\text{得 } f_s < 42949672.96Hz \approx 42.9MHz$$

即 DDS 的系统工作频率不能大于 42.9MHz。在此选择晶振频率 10MHz，内部 PLL 倍频为 1，即系统工作频率为 10MHz，此时输出频率的最小分辨率为：

$$\Delta f_{o\min} = 10000000 Hz/2^{32} \approx 0.0023Hz,$$

当 AD9953 频率调节字的范围为  $0 \leq FTW \leq 2^{31}$  时，在 10MHz 的系统工作频率下，AD9953 的输出频率范围为：

$$0.0023Hz < f_o < 5MHz$$

输出频率范围远大于变频源实际要求的输出频率范围 5~400Hz。

综上，当外部晶振频率为 10MHz，内部 PLL 倍频为 1 时，AD9953 的输出频率范围和输出频率分辨率均满足变频源的要求。

## 3) DDS 输出相位调整分辨率

AD9953 的相位偏移字的字长为 14 位，输出相位偏移为

$$\phi = (POW)/2^{14} \times 360^\circ$$

其中  $\phi$  为输出相位， $POW$  为写入到 AD9953 的相位偏移字，由此得输出相位偏移的最小分辨率为

$$\Delta\phi_{\min} = 1/2^{14} \times 360^\circ \approx 0.022^\circ$$

满足变频源相位最小调整分辨率 0.05° 的要求。

## 4) DDS 输出波形幅度调整分辨率

AD9953 中的 DDS 核心输出一个正弦波的数字量，这个数字量与 14 位的幅度调制字相乘，再由一个 14 位的 DAC 转化为模拟量输出。因此 AD9953 的输出波形幅度由 14 位的幅度调制字决定，其最小分辨率为

$$\Delta A_{\min} = A_{\max} / 2^{14} \approx A_{\max} \times 0.0061\%$$

式中， $\Delta A_{\min}$  是最小分辨率， $A_{\max}$  是 AD9953 输出的最大量程。

变频源的幅度稳定性和精度要求为：当幅度设置值在幅度最大量程的 10% 到 100% 范围内时稳定性和精度不小于设置值的 0.05%。变频源输出波形的幅度稳定性和精度依靠闭环控制来保证，根据控制理论，在控制算法确定的基础上，闭环控制的稳定性和精度决定于传感器精度和执行器的分辨率。在变频源的幅度闭环控制中，执行器就是 AD9953，如果仅采用 AD9953 内部 14 位的幅度调制字，最小分辨率为最大量程的 0.0061%，当幅度设置值为最大量程的 10% 时，最小分辨率为设置值的 0.061%，已经大于 0.05% 的稳定性和精度要求，无法满足控制需求，为此，必须设法提高 AD9953 的幅度输出分辨率。

AD9953 的 DA 是两路互补的电流型输出, 以减小共模干扰, 提高信噪比。D/A 的最大输出电流则是由 DAC\_RSET 管脚外接电阻的大小( $R_{SET}$ )确定的:

$$I_{DAOUT} = 39.19 / R_{SET}$$

如果改变 AD9953 内置 D/A 的最大输出电流, 也可以改变 AD9953 的输出幅度, 基于这个思想, 可以设法提高 AD9953 输出波形幅度的分辨率。

虽然改变 DAC\_RSET 管脚外接电阻的大小可以改变 D/A 的最大输出电流, 但是由于模拟可变电阻难以由 CPU 控制其电阻大小, 而数字可变电阻的精度低, 因此变电阻的方法不可取。

改变 DAC\_RSET 管脚外接电阻的大小实质上是改变流经 DAC\_RSET 管脚的电流大小, 一个替代方案是将 DAC\_RSET 管脚外接电阻的另一端接在一个高分辨率的 D/A 转换器输出上, 通过 CPU 改变这个高分辨率 D/A 输出电压的大小, 就改变了流经 DAC\_RSET 管脚的电流大小, 从而达到改变 AD9953 输出幅度的目的。

本电路中 (图 3), 选用一片 16 位的高分辨率 D/A 转换器 AD5663 为 DAC\_RSET 管脚外接电阻提供电压参考。一片 AD5663 由两个 D/A 通道, 可供变频源中的电压信号源 DDS 和电流信号源 DDS 使用。AD5663 的最大输出电压由参考电压管脚 VREF 的输入参考电压确定, 根据 AD9953 的 DAC\_RSET 管脚最高电压, 确定 VREF 外接 1.2V 参考电压。为了保证 AD5663 输出的稳定性, 选用专用的电压参考芯片 ADR3412 作为 AD5663 的参考电压输入。

采用这个电路后, 当 AD9953 内部的 14 位幅度调制字确定后, 输出波形的幅度还可以通过 16 位 D/A 输出调整, 这样, 幅度调整分辨率变为  $1/2^{14}/2^{16}=9.3 \times 10^{-7}\%$ , 完全满足控制要求。

## 5) 两片 DDS 的同步

为了确保变频源电压与电流通道输出信号具有严格一致的频率, 并有相同的相位

参考, 两片 DDS 芯片之间需要采用同步机制。AD9953 提供 3 种同步方式, 分别为自动同步方式、软件控制的手动同步方式和硬件控制的手动同步方式。在本电路中, 采用自动同步方式。

为了同步工作, 两片 DDS 芯片必须采用同一个晶振作为时钟输入, 同时在 PCB 布线时, 要使晶振输出管脚到 AD9953 时钟输入管脚的走线尽量一样长, 以保证时钟信号到达两片 DDS 芯片时具有相同的相位; 另外, 两片 DDS 芯片的 I/O UPDATE 管脚要具有同步的上升沿, 在本电路中, 两个 DDS 芯片的 I/O UPDATE 管脚连至 CPU 的同一个数字输出管脚。

采用自动同步方式时, 其中一片 AD9953 为主芯片 (图 3 中的 U4), 另一片为从芯片, 将从芯片的 SYNC\_IN 管脚连接到主芯片的 SYNC\_CLK 管脚, 主芯片的 SYNC\_IN 管脚接地, 这样, 从芯片就可以通过接收主芯片的 SYNC\_CLK 信号自动同步自己的内部时钟, 使两个芯片步调一致的工作。

## 2. DDS 输出滤波器设计

由于 DDS 采用全数字结构, 不可避免地引入了杂散, 其信号存在着失真与杂波, 主要原因有:

1) 存放在 DDS 芯片 ROM 中的正弦波幅度量化误差。DDS 信号是由正弦波的离散采样值经 D/A 转换为阶梯形的模拟波形, 当 DDS 时钟频率为  $f_c$ , 输出正弦波的频率为  $f_o$  时, 存在着以采样频率为折叠频率的一系列镜像频率分量, 这些镜像频率值为  $nf_c \pm f_o$ , 它们的幅度沿  $\text{Sin}(x)/x$  包络滚降。

2) 相位累加器截断造成的杂波, 这是由正弦波的 ROM 表样点数有限而造成的。通过提高时钟频率或采用插值的方法增加每个周期中的点数 (过采样), 可以减少这些杂波分量。

3) D/A 转换器的各种非线性误差形

成的杂散频率分量，其中包括谐波频率分量，它们在  $N$  频率处。这些杂波分量的幅度较小。

4) 其他杂散分量，包括时钟泄漏，时钟相位噪声的影响等。

因此，必须设计低通滤波器滤去 DDS 输出信号中的镜像频率分量、谐波分量和高频杂散分量，低通滤波器的滤波特性的好坏直接影响整个 DDS 的技术指标。

目前比较普遍使用的低通滤波器有巴特沃斯滤波器、切比雪夫滤波器和椭圆函数滤波器等，巴特沃斯滤波器的幅频特性在通带和阻带内都是平坦的，但是过渡带太过平缓；契比雪夫低通滤波器的幅频特性在通带内是等波纹抖动的，阻带内衰减单调增大，仅在无限大阻带处衰减为无限大，过渡带比巴特沃斯滤波器稍稍陡峭；椭圆函数滤波器的幅频特性在通带和阻带内都是抖动的，但是过渡带下降迅速，过渡带很窄。相比而言，椭圆函数滤波器的性能较好，比较适合作为 DDS 的输出低通滤波器。

变频源的最高输出频率是 400Hz，与 AD9953 的 10MHz 时钟频率之间相差非常远，即  $f_o \ll f_c$ ，为了尽可能的滤除掉各种杂散信号和谐波分量，提高输出信号的质量，可以把低通滤波器的截止频率设计的低些，已获得在高频处的更大衰减量。

在本电路中，选取的椭圆函数滤波器为 7 阶，截止频率为 100kHz，通带内起伏量为 0.1dB，阻带频率为 130kHz，最小阻带衰减为 60dB，特征阻抗为 50Ω。其结构图如图 4 所示，图中，X1,X3,X4,X6,X7,X9,X10 为电容，X2,X5 和 X8 为电感。




图 4 DDS 输出椭圆函数滤波器结构图

根据资料，可查出特征阻抗为  $1\Omega$ 、截止频率为  $1/(2\pi)\text{Hz}$  的归一化的 7 阶椭圆函数滤波器的元件（图 5.6 中的 X1~X10）参数值如表 1。

得到归一化的滤波器参数后，再进行截止频率变换：

$$M = \frac{\text{设计的滤波器截止频率}}{\text{归一化滤波器截止频率}} = \frac{100000}{1/2\pi} \approx 6.283 \times 10^5$$

电感变换： $L_F = L_O / M$ ，电容变换：

$C_F = C_O / M$ ，其中  $L_O$  和  $C_O$  为归一化滤波器的元件参数值。

最后进行阻抗变换：

$$K = \frac{\text{设计的滤波器特征阻抗}}{\text{归一化滤波器特征阻抗}} = \frac{50}{1} = 50$$

电感变换： $L = L_F \cdot K$ ，电容变换：

$C = C_F / K$ ，其中  $L_F$  和  $C_F$  为经过截止频率变换的滤波器元件参数值。

最终可得所需的滤波器元件参数值如表 2

表 1 归一化 7 阶椭圆函数滤波器元件参数表

X1	X2	X3	X4	X5
0.67740 F	0.78198 H	0.73284 F	1.67455 F	1.48249 H
X6	X7	X8	X9	X10
0.10508 F	1.78287 F	0.989749 H	0.425781 F	0.848802 F

表 2 实际使用的椭圆函数滤波器元件参数表

X1	X2	X3	X4	X5
21.562 nF	62.228 μH	23.327 nF	53.302 nF	117.973 μH

X6	X7	X8	X9	X10
3.345 nF	56.75 nF	78.762 $\mu$ H	13.553 nF	27.018 nF

### 3. 中央处理器及对外接口

随着电子技术的发展，目前可用于嵌入式系统的中央处理器型号非常多，处理速度和外设丰富程度也都不存在障碍。经过对目前主流微处理器的调研，考虑到变频源之后的扩展性，数字化控制系统中选择了意法半导体公司生产的基于ARM公司Cortex-M3内核的STM32F107作为中央处理器。

Cortex-M3内核是ARM公司为了满足集高性能、低功耗、实时应用、具有竞争性价格于一体的嵌入式领域的要求而推出的新型内核。作为ARM7的后继者，Cortex-M3大幅改革了设计架构，简化了编程和调试的复杂度，增强了处理能力，并引入了很多专门满足单片机应用程序需求的崭新技术。

STM32系列是意法半导体公司基于Cortex-M3内核推出的新型32位闪存微处理器，具有优异的实时性能、杰出的功耗控制以及出众及创新的外设，可以实现产品最大程度的集成整合，易于开发，可使产品快速进入市场。

STM32F107是STM32系列中的互联性产品，其最高时钟频率可达72MHz，并提供256K字节的Flash存储空间和64K字节的SRAM空间。该处理器最大的特色是提供最多14个的丰富通讯外设，包括2个I2C总线控制器、5个UARTS控制器、3个SPI控制器（最高速度18Mbps，其中两个可以用作I2S接口）、

2个CAN总线控制器、一个USB2.0全速OTG控制器和一个10M/100M以太网控制器。

图5是STM32F107的外围电路及部分对外接口电路。STM32F107（U1）采用单一的3.3V供电，由于内部集成了足够大的Flash和RAM，因此不需要外扩存储器，外围电路非常简单，只需提供电源输入（U1B）、晶振（X1）和JTAG接口（CN1），即可正常工作并进行调试。

为了保证在断电时变频源的一些用户设置不丢失，比如以太网地址、控制参数等，电路中还利用STM32F107自带的IIC总线外扩了一片IIC接口的EEPROM——AT24C16（U2），AT24C16可以提供2K字节的存储空间，单电源设计，2.7V~5.5V宽电压供电，很容易与STM32F107接口。

中央处理器与DDS之间通过STM32F107的SPI模块通信，STM32F107为SPI主机，两片DDS共用一个SPI通信模块，为SPI从机，STM32F107通过片选信号来选择同哪一片DDS通信。

中央处理器与16位D/A转换器AD5663直接通过STM32F107的另一个SPI模块通信，STM32F107为SPI主机，AD5663为SPI从机。




图 5 中央处理器及部分对外接口电路

#### 4. 系统测试及结果分析

为了检验功率源输出波形的品质，采用以下仪器对功率源的输出波形进行测试：安捷伦 MSO7054 四通道数字示波器，电压探头 N2771A，电流探头 A621。虽然这些仪器精度较差，但是可以覆盖变频功率标准源的完整输出范围，验证系统的输出波形品质。




图 6 功率源电压通道输出波形 5Hz/5kV




图 7 功率源电压通道输出波形 400Hz/5kV




图 8 功率源电流通道输出波形 5Hz/500A




图 9 功率源电流通道输出波形 400Hz/500A

从波形图可以看到，功率源的电压电流通道具有较好的输出波形品质，可以满足功率源的要求。

## 5. 结语

本文给出了一种基于 DDS 的大功率变频标准源控制系统的设计方法，能够输出两路独立的高品质正弦波，并保证在 5-400Hz 的频率范围内具有很好的频率、幅度和相位分辨率及稳定性，能够满足大功率变频标准

源对于信号源的要求。

## 参考文献

- [1] 彭辉生..基于 DDS 的信号发生器的研究和实现[D].武汉理工大学,2007.
- [2] 刘伟,胡仁杰,王峥. 基于 AD9850 芯片的信号发生器的研究[J]. 电工电气,2009(11), 19-21.
- [3] 冯月芹.基于 AD9850 与 DDS 的电平振荡器的信号源研制 [J]. 研究与开发,2008,27(3) :40-43.
- [4] 李春剑,吉望西,刘达伦.基于 DDS 椭圆型低通滤波器的设计 [J]. 研究与开发,2009,28(1) :36-38.
- [5] 李伟英,钟新跃,谢四莲. 基于 DDS 技术的信号发生器设计与实现 [J]. 电子工程师,2008,34(5) :35-37.
- [6] 吴海超,邢斯瑞. 基于 AD9850 的嵌入式信号源设计与实现 [J]. 现代电子技术,2009(16):47-50.